在Vivado中进行约束时,时常需要对目标进行定位,我们知道Vivado中目标有ports、pins、cells的区别。但是之前都不清楚其区别,在一个Tcl基础应用中看到了一个图,很清晰的展示了他们的区别。
如上图所示,设计顶层的I/O称作ports,其余底层模块或是门级网表上的元件端口都称作pins。而包括顶层在内的各级模块,blackbox以及门级元件,都称作cells。连线称作nets,加上XDC中定义的clocks,在Vivado中一共将网表文件中的目标定义为五类。
,在Vivado中进行约束时,时常需要对目标进行定位,我们知道Vivado中目标有ports、pins、cells的区别。但是之前都不清楚其区别,在一个Tcl基础应用中看到了一个图,很清晰的展示了他们的区别。
如上图所示,设计顶层的I/O称作ports,其余底层模块或是门级网表上的元件端口都称作pins。而包括顶层在内的各级模块,blackbox以及门级元件,都称作cells。连线称作nets,加上XDC中定义的clocks,在Vivado中一共将网表文件中的目标定义为五类。
,