直至今年研究生考研初试，《芝士答疑集》会持续收集并更新，Cheesers们在芝士名师答疑群中的经典提问。
这些经典答疑的收集整理，便于Cheesers们温故知新，同时芝士君收集整理这些经典答疑，也有助于我们的教研工作的展开，为Cheesers们带来更有针对性，更有价值的考研芝士。
你的提问，不仅解决你的疑惑，也将不断造福考研计算机学习者们！
问题41：
关联知识点：存储系统的层次结构-高速缓冲寄存器
问题：我想问一下这里，cache总容量计算时候，为啥不是cache行大小* 行数啊？说是还要加Tag标记位，可是这个tag 标记位不是还是存放在cache里，依旧属于行大小 64B 里啊？
答疑：总容量=数据位总数 标记位 有效位，你那个只是数据位。
问题42：
关联知识点：数据的表示与运算-IEEE754标准
问题：这个尾数怎么算？
答疑：IEEE 754单精度浮点数格式为C640 0000H，二进制格式为1100 0110 0100 00000000 0000 0000 0000，转换为标准的格式为：S 阶码 尾数1 1000 1100 100 0000 0000 0000 0000 0000 因此，浮点数的值为-1.5×2^13 。
问题43：
关联知识点：输入输出系统-程序中断方式
问题：因为之前看别的书上有提到外中断包含非屏蔽中断和可屏蔽中断。非屏蔽中断不会受到关中断影响，在关中断下仍可被响应。所以在想在关中断的情况下，若外部设备提出的是非屏蔽中断，那么是否是可被响应的？
答疑：外部设备的中断请求一般是可以屏蔽中断吧，所以说要中断允许。
追问：所以是外中断可分为可屏蔽中断和非屏蔽中断，且外中断包含外部设备中断。但外部设备中断不含有非屏蔽的部分么？
答疑：一般由I/O设备提出的中断请求是可屏蔽中断。典型的非屏蔽中断源的例子是电源掉电，一旦出现，必须立即无条件地响应，否则进行其他任何工作都是没有意义的。典型的可屏蔽中断源的例子是打印机中断，CPU对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待是完全可以的。对于软中断，它不受中断允许标志位(IF位)的影响，所以属于非屏蔽中断范畴。
问题44：
关联知识点：数据的表示与运算-定点数的表示和运算
问题：无符号数减法该如何计算呢？也是转成补码嘛？
答疑：就是按定义上来讲无符号数是没有补码的，但是计算机上所有的数包括unsigned都是补码表示的。计算机上的无符号加有符号是先将有符号转化为无符号再计算的。
计算机里unsigned类型减法可以看看这个https://blog.csdn.net/LightInDarkness/article/details/105582031。
问题45：
关联知识点：输入输出系统-DMA方式
问题：dma传输时间也占用处理器？还是说周期窃取的时间也算CPU时间？
答疑：这里假设访存与cpu冲突，冲突了，然后窃取，就算占用CPU。访存实际上是没有占用处理器的，但是因为冲突窃取了时间 。
问题46：
关联知识点：存储系统的层次结构-高速缓冲寄存器
问题：这个题怎么解呀？
答疑：先访问cache，cache缺失再访问主存。100ns*(1 15%)。
问题47：
关联知识点：存储系统的层次结构-高速缓冲寄存器
问题：还有一个问题，请问这个为什么选c？129 mod 8 应该等于 1 呀？
答疑：不是这么算的，先求主存号对应的块号，然后再求组号。
问题48：
关联知识点：存储系统的层次结构-高速缓冲寄存器
问题：老师为啥每个个体40ns可以提供32bit数据，这和存储周期有啥关系？
答疑：存储周期40ns，CPU向存储体获取数据，然后每个个体进行发送数据需要40ns。
问题49：
关联知识点：存储器的层次结构-主存储器与CPU的连接
问题：老师，帮忙看看22题
答疑: RAM可能是DRAM或SRAM，有歧义，题目问题。
问题50：
关联知识点：中央处理器-流水线
问题：指令cache和数据cache分离，为什么会减少指令流水线的冲突啊？
答疑：当前指令的MEM和后面指令IF同时在流水线上执行,会产生同时访问cache的冲突(资源冲突),但是将指令cache和数据cache分开就能满足两者的同时访问了。就不会因为冲突,造成流水线暂停了,提高了流水线运行效率。
,
