来自DigiTimes最近的消息，台积电从明年1月开始又会有一轮工艺涨价，价格涨幅大约在6%左右。其实去年台积电N7、N5这样的先进工艺技术已经有过10%的涨价了，而像N16及更早的工艺价格涨幅甚至达到了20%。
当前台积电晶圆厂的利用率已经远超过我们日常所说的“满负荷”运转率，似乎在短期内也没有缓和的迹象。如我们此前撰文所述，半导体产业链较长，即便下游已经有部分行业出现市场饱和的状况，上游的响应速度还是要慢一点。而且台积电现如今也有了新增长点，供不应求局面的延续也并不奇怪。
说起提升产能，我们的思路似乎普遍局限在现有工艺的CapEx投入上，包括建新厂等举措。真正推动人类发展，在有市场需求时，率先考虑的难道不应该是技术革新吗？比如说更大的晶圆。450mm/18寸晶圆，好像是个每年都可以一更的话题，但这种晶圆始终也没有真正出现过。趁着这波缺芯大环境接近收尾时刻，再来谈谈450mm晶圆的未来。
我们知道200mm（8寸）、300mm（12寸）晶圆当下仍在广泛应用。而实际上200mm和300mm晶圆也不是与生俱来的，时代跨入21世纪之际，300mm晶圆随之诞生——实际上行业先进制造工艺从200mm转向300mm，前后至少经历了10年时间。
150mm晶圆时期的过渡牵头者是Intel；200mm时期则是IBM；300mm晶圆的大量成本是由设备厂分担的——先期海量成本投入的回本周期据说相当长。此前研究机构的数据显示，当年150mm→200mm晶圆，历时6年，过渡的资金投入大约是15亿美元。而200mm→300mm，成本投入增长9倍，时间也变得更长了。理所当然的，行业认为300mm以后应当还会有450mm、675mm晶圆。
芯片die是从晶圆上切割下来的，芯片制造又涉及到良率、产量问题。把晶圆做大的价值在于每片晶圆可切割的die数量增多，能够提升芯片的总体良率；与此同时每次处理的die数量增多，也极大降低了时间成本，增大了产能——更利于快速实现芯片的成本摊薄。从各方面来看，这都是很划算的生意。
摩尔定律的一部分内容是说，随着工艺进步，制造成本也对应降低。将其量化，即表示制造每个晶体管的成本，随着技术的发展在不断下降。前不久我们在《半导体制造成本之谜：旧工艺罕见涨价的原因竟是...》一文中曾提到，实际从20nm工艺开始，单位数量晶体管的造价就已经不再下降了。这与技术迭代越来越不给力有很大的关系。
这种时候更要求行业寻求突破之道，做大晶圆似乎是个不错的方向。很多年前，Intel有过研究，显示从长远来看，做大晶圆是能够帮助加速单个晶体管制造成本的下降的。但行业为何始终未能从300mm走向450mm晶圆？
行业的预期总是很美好我们此前一直在说foundry/fab厂普遍在尖端制造工艺的时间规划上热衷于放卫星，这样的传统好像从来都没有变过。Intel官网到现在还留有这样一则新闻稿：2008年5月，Intel、三星电子、台积电宣布达成协议，准备合作共同过渡到450mm晶圆。这篇新闻稿还介绍了此前200mm→300mm晶圆的过渡历史。
其中特别提到“为保持与历史成长步调的一致性，Intel、三星和台积电都认为2012年是开始转向450mm晶圆的合理目标时间”。现在看来，这个说法实在是太过乐观了——即便在2022年，也就是其设定目标的10年之后的今天来看，450mm晶圆都还十分遥远。
似乎后来，行业还曾调整过一次450mm晶圆开始应用的时间预期，调整为2015年……只能说技术的发展从不以人们的意志为转移。毕竟如前所述，从150mm→200mm，以及200mm→300mm的历史经验来看，指数级的成本和时间增投入这一判定，可能都低估了450mm晶圆实现的难度。
就好像2年前，行业都在低估3nm工艺的CapEx成本投入，450mm晶圆的过渡前期费用或许比300mm时期投入的10倍都不止。要将现有半导体制造工艺全面迁往更大尺寸的晶圆，可不是一两家foundry厂说了算的。上下游的各环节市场参与者，尤其是硅片供应商、不同的制造设备与材料供应商、芯片设计、封装测试都面临一次技术革新。涉及设计、制造、封测的各种工具都需要重新研发和投产。
这其中还有个更现实的问题，尖端制造工艺的建厂成本投入呈指数级增长，以及半导体市场发展速度还比不上成本增长率，当前从事尖端制造工艺的市场参与者就只剩下3个。这可比当年200mm→300mm转向时的局面糟糕多了。基于450mm晶圆过渡的投入成本之巨大，前期可以牵头的也没剩几家企业了；且海量成本需要由更上游的设备供应商承担。
在尖端制造工艺的市场参与者持续减少，行业对450mm的前期巨额成本投入，预期收回成本的时间将是无法估算的。商业企业在这样的事实面前，必然更不愿意将注意力投入其中，致使450mm晶圆技术发展进程进入恶性循环。
5年多以前，国际电子商情刊文谈到了18寸晶圆厂无人问津，或将继续沉寂5-10年。这则语言的时间线好像又快到了。
偏离轨道越来越远当年由Intel、台积电、GlobalFoundries、IBM和三星合作组建的G450C可谓万众瞩目。当年的这场合作准备了48亿美金开发450mm晶圆相关工具与基础设施、与供应商合作配套生态开发。当然现在看来，48亿这个数目连一家尖端工艺foundry厂现在的年度CapEx投入都比不了。
2013年，在季度财报电话会议上，Intel当时的CEO还表示计划不变，仍然坚持450mm晶圆的价值。次年3月有消息传出Intel将450mm晶圆量产计划延迟到2023年，同期光刻机供应商ASML决定暂停开发能够处理450mm晶圆的新一代设备；下半年的媒体报道就提到，除了Intel以外，所有的主要工具制造商、晶圆厂都要重新评估计划可行性。
有关G450C的消息此后偶尔见诸报端。2017年有消息提到G450C中的两家企业已经在5年计划后转身离开。不过似乎在2014年之际，最早的这一波450mm晶圆计划就已经被宣判了死刑。
几个月前Gartner在SEMI ISS研讨会上做过一个主题演讲，题为2030年半导体行业能否达到1万亿美元营收。其中谈到未来这段时间，会新开25个存储器fab厂（产能100k片晶圆/月）、100个逻辑或其他fab厂（300mm晶圆产能50k晶圆/月）。
当时 IC Knowledge评论提及，半导体制造厂对资源的需求是巨量的。而450mm晶圆的面积是300mm晶圆的2.25倍。也就是说要达成相同的产能，则450mm晶圆所需的工厂数量将比300mm晶圆少2.25倍。换句话说预期要新建25个存储器fab厂，若转往450mm晶圆，也就只需要新建11个fab厂了；同理，100个逻辑或其他fab厂可以缩减为44个fab厂。
虽说应当无法达成2.25倍的资源节约，但各部分资源投入应当都会有所减少，包括人力成本、可管理性等。IC Knowledge预计450mm晶圆投入使用的话，每片die的净成本缩减可以达到20-25%。
但现如今，450mm计划渐行渐远——已经不光是此前450mm制造计划不再被人提起，还在于当前尖端制造工艺的技术发展路径，让行业进一步偏离了450mm晶圆发展轨道。ASML如今的EUV系统正尝试更高high-NA数值孔径。仅这一项就将未来数年的光刻技术钉死在了300mm轨道上，若转向，则沉没成本将相当巨大。
当前ASML的high-NA EUV系统是无法承载450mm晶圆的。IC Knowledge评论说，应用于300mm晶圆的这一系统如果要转往450mm，则面临巨大的工程挑战。2017年预言的5-10年，大概率是无法兑现的。
Scotten Jones表示，半导体行业原本就有着短视的特点，这种短视通常以牺牲长远利益为代价。原本450mm晶圆生产制造长期能够带来更好的成本效益，但短期却必然面临阵痛。到这两年特殊时期面对的缺芯潮，以及单晶体管制造成本不再下降，暴露了行业的问题。更有甚者，基于当前技术发展需求，未来建那么多新厂，要付出的资源代价会是巨量的。450mm晶圆有机会让我们付出的代价更小，但目前行业已经没有了这样的机会。
责编：Elaine
,
