台积电（TSMC）刚刚正式公布了其2nm节点，称为N2。新工艺定于2025年发布，将引入新的制造技术。根据台积电的预告片，与其前身相比，2nm工艺将提高纯性能，或者当在相同的功率水平下使用时，能效将大大提高。
台积电详细讨论了新的2N技术，解释了其架构的内部工作原理。2N将成为台积电首个使用栅极全能场效应晶体管（GAAFET）的节点，并将比N3E节点的芯片密度提高1.1倍。在2N发布之前，台积电将推出3nm芯片。
3nm节点将分为五个不同的阶段，随着每个新版本的发布，晶体管数量将增加，从而提高芯片的性能和效率。从N3开始，台积电稍后将发布N3E（增强型），N3P（性能增强型），N3S（密度增强型），最后是“超高性能”N3X。据说首批3nm芯片将在今年下半年上市。
台积电在2nm节点上的目标似乎很明确——提高每瓦性能，以实现更高水平的输出和效率。与目前的N5相比，N3和N2都将提供相当大的性能提升，并且它们都提供了平衡功耗和每瓦性能的选择。将N3与N5进行比较，原始性能可获得高达15%的增益，并且在相同频率下使用时功耗降低高达30%。N3E将使这些数字进一步提高，分别高达18%和34%。
我们可以预期看到高达15%的性能提升，如果将频率降低到N3E提供的水平，N2的功耗将降低30%。N2可能会进入各种芯片，从移动系统（SoC），高级显卡和先进的处理器。台积电曾提到，2nm工艺的特点之一是“小芯片集成”。这意味着许多制造商可能会使用N2来利用多芯片封装，将更多的功率封装到他们的芯片中。
但是，在此之前，我们将不得不等待。台积电要到2025年才会开始量产，因此现实地讲，我们不太可能看到基于2nm的设备在2026年之前进入市场。
,
