电路设计学习入门（硬件工程师必知的几十个电路设计问答）

一、下面是一些基本的数字电路知识问题

(1) 什么是 Setup 和 Hold 时间？

答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个 T 就是建立时间通常所说的 Setup Time。如不满足 Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果 Hold Time 不够，数据同样不能被打入触发器。

(2) 什么是竞争与冒险现象？怎样判断？如何消除？

答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

(4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用 OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏 OC 门，应在 OC 门输出端接一上拉电阻(线或则是下拉电阻)。

(5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？

答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的 “开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。

(6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器)。

答：典型输入设备与微机接口的逻辑示意图如下：

(7) 你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？

答：常用的电平标准，低速的有 RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、 CML、HSTL、SSTL 等。

一般说来，CMOS 电平比 TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般 TTL 与 CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些 TTL 电路需要下一级的输入阻抗作为负载才能正常工作。

二、可编程逻辑器件在现代电子设计中越来越重要

(1) 你所知道的可编程逻辑器件有哪些？

答：ROM(只读存储器)、PLA(可编程逻辑阵列)、FPLA(现场可编程逻辑阵列)、PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)，EPLD(可擦除的可编程逻辑器件)、 FPGA(现场可编程门阵列)、CPLD(复杂可编程逻辑器件)等，其中 ROM、FPLA、 PAL、GAL、EPLD 是出现较早的可编程逻辑器件，而 FPGA 和 CPLD 是当今最流行的两类可编程逻辑器件。FPGA 是基于查找表结构的，而 CPLD 是基于乘积项结构的。

(2) 设想你将设计完成一个电子电路方案，请简述用 EDA 软件(如 PROTEL)进行设计(包括原理图和 PCB 图)到调试出样机的整个过程。在各环节应注意哪些问题？

答：完成一个电子电路设计方案的整个过程大致可分为以下几个步骤：(1) 原理图设计；(2) PCB 设计；(3) 投板；(4) 元器件焊接；(5) 模块化调试；(6) 整机调试。各环节注意问题如下：

(1) 原理图设计阶段

● 注意适当加入旁路电容与去耦电容；

●注意适当加入测试点和 0 欧电阻以方便调试时测试用；

●注意适当加入 0 欧电阻、电感和磁珠以实现抗干扰和阻抗匹配；

(2) PCB 设计阶段

● 自己设计的元器件封装要特别注意以防止板打出来后元器件无法焊接；

● FM 部分走线要尽量短而粗，电源和地线也要尽可能粗；

● 旁路电容、晶振要尽量靠近芯片对应管脚；

● 注意美观与使用方便；

(3) 投板

● 说明自己需要的工艺以及对制板的要求；

(4) 元器件焊接

● 防止出现芯片焊错位置，管脚不对应；

● 防止出现虚焊、漏焊、搭焊等；

(5) 模块化调试

● 先调试电源模块，然后调试控制模块，然后再调试其它模块；

● 上电时动作要迅速，发现不会出现短路时在彻底接通电源；

● 调试一个模块时适当隔离其它模块；

● 各模块的技术指标一定要大于客户的要求；

(6) 整机调试

● 由于整机调试时仍然会出现很多问题，而且这些问题往往更难解决，如提高灵敏度等，这时一定不要手忙脚乱，要多向高手请教！

三、其它电路设计问答

1、放大电路中频率补偿的目的是什么，有哪些方法？

答：放大电路中频率补偿的目的有二：一是改善放大电路的高频特性，而是克服由于引入负反馈而可能出现自激振荡现象，使放大器能够稳定工作。在放大电路中，由于晶体管结电容的存在常常会使放大电路频率响应的高频段不理想，为了解决这一问题，常用的方法就是在电路中引入负反馈。然后，负反馈的引入又引入了新的问题，那就是负反馈电路会出现自激振荡现象，所以为了使放大电路能够正常稳定工作，必须对放大电路进行频率补偿。

频率补偿的方法可以分为超前补偿和滞后补偿，主要是通过接入一些阻容元件来改变放大电路的开环增益在高频段的相频特性，目前使用最多的就是锁相环。

2、什么是频率响应，怎么才算是稳定的频率响应，简述改变频率响应曲线的几个方法。

答：这里仅对放大电路的频率响应进行说明。在放大电路中，由于电抗元件(如电容、电感线圈等)及晶体管极间电容的存

在，当输入信号的频率过低或过高时，放大电路的放大倍数的数值均会降低，而且还将产生相位超前或之后现象。也就是说，放大电路的放大倍数(或者称为增益)和输入信号频率是一种函数关系，我们就把这种函数关系成为放大电路的频率响应或频率特性。

放大电路的频率响应可以用幅频特性曲线和相频特性曲线来描述，如果一个放大电路的幅频特性曲线是一条平行于 x 轴的直线(或在关心的频率范围内平行于 x 轴)，而相频特性曲线是一条通过原点的直线(或在关心的频率范围是条通过原点的直线)，那么该频率响应就是稳定的。

改变频率响应的方法主要有：(1) 改变放大电路的元器件参数；(2) 引入新的元器件来改善现有放大电路的频率响应；(3) 在原有放大电路上串联新的放大电路构成多级放大电路。

3、给出一个差分运放，如何进行相位补偿，并画补偿后的波特图。

答：随着工作频率的升高，放大器会产生附加相移，可能使负反馈变成正反馈而引起自激。进行相位补偿可以消除高频自激。相位补偿的原理是：在具有高放大倍数的中间级，利用一小电容 C（几十～几百微微法）构成电压并联负反馈电路。可以使用电容校正、RC 校正分别对相频特性和幅频特性进行修改。

波特图就是在画放大电路的频率特性曲线时使用对数坐标。波特图由对数幅频特性和对数相频特性两部分组成，它们的横轴采用对数刻度 lg f ，幅频特性的纵轴采用 lg Au 表示，单位为 dB；相频特性的纵轴仍用j 表示。下图给出了高通和低通电路的波特图：

4、基本放大电路的种类及优缺点，广泛采用差分结构的原因。

答：基本放大电路按其接法的不同可以分为共发射极放大电路、共基极放大电路和共集电极放大电路，简称共基、共射、共集放大电路。共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄。常做为低频电压放大电路的单元电路。共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。常用于宽频带放大电路。

共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输出电阻最小的电路，并具有电压跟随的特点。常用于电压放大电路的输入级和输出级，在功率放大电路中也常采用射极输出的形式。

广泛采用差分结构的原因是差分结构可以抑制温度漂移现象。

5、给出一差分电路，已知其输出电压 Y 和 Y-，求共模分量和差模分量。

答：设共模分量是 Yc，差模分量是 Yd，则可知其输出为

电路设计学习入门（硬件工程师必知的几十个电路设计问答）(1)