今天介绍一些简单出的集成电路，均为双列直插(DIP)的封装形式，分别是4011/4013/4069以及4017，前三个芯片有14个引脚，后面一个有16个引脚。引脚的识别顺序是将集成电路正面摆放，有缺口的一端在上面，左上端的引脚为第一脚，左下端的最后一个引脚为电源正极，右上端为电源负极。
下面我们来分别介绍一下以上4种CMOS集成电路。
门电路（1）4069（六反相器，也就是六个非门）
反相器是执行逻辑“非”，也就是反相功能的逻辑器件，反相器也可以称为“非门”，如下图所示。
4069芯片实物图
反相器是执行逻辑“非”，也就是反相功能的逻辑器件，反相器也可以称为“非门”，4069内封装了6个反相器，这六个反相器功能一样，如下图所示。
4069引脚功能排列示意图
逻辑特点：
输入端A为低电平“0”状态时，输出端Y为高电平“1”状态；
输入端A为高电平“1”状态时，输出端Y为低电平“0”状态；
4069芯片真值表
（2）4011（四2输入端与非门）
与非门，顾名思义，就是先执行“与”功能，再执行非功能。4011内部共封装四个与非门，每个与非门均有两个输入端，1个输出端。这四个与非门功能，参数一致，随意使用，千万不要接错引脚，否则芯片可能被烧坏。
4011芯片实物图
4011芯片里面有4个与非门电路，如下图所示。
4011引脚排列示意图
与非门逻辑特点：
只有当输入端全部为高电平“1”状态时，输出端才为低电平“0”状态；
在其他输入状态下，输出端均为高电平“1”状态。
4011真值表
触发器触发器与门电路一样，都是逻辑电路，。门电路属于组合逻辑电路，触发器属于时序逻辑电路。组合逻辑电路的特点是，电路的输出状态完全由该时刻的输入状态决定，输入状态发生变化，输出状态也随着发生相应的变化。而时序逻辑电路的输出状态不仅仅取决于该时刻的输入状态，还与前一时刻的输入状态有关，它的状态变化经常是借助时钟脉冲的“触发”作用，因此，分析电路时必须考虑时钟脉冲的各种有关因素，它的另一重要特点是具有记忆数码（0或1）的功能。
触发器是计数器、分频器、移位寄存器等电路的基本单元电路之一，是这些电路的重要逻辑单元电路，在信号发生、波形变换、控制电路中也常常使用触发器。常用的触发器有D触发器、J-K触发器、R-S触发器、施密特触发器等，这里我们介绍最常用的D触发器——4013（双D触发器）。
4013实物图
4013内部共有两个D触发器，这两个触发器的功能参数都是一样的。
4013芯片引脚示意图
D触发器的输出状态的改变依赖于时钟脉冲的触发作用，即在时钟脉冲触发时，输入数据。D触发器由时钟脉冲上升沿触发，置位和复位有效电平为高电平“1”。D触发器通常用于数据锁存或者控制电路中。
4013的工作过程是：
R=0,S=0,在CP脉冲上升沿的作用下，Q=D;
R=0,S=1,无条件置位，Q=1，该状态又称“置1”；
R=1,S=0,无条件复位，Q=0，该状态又称“置0”；
R=0,S=0,CP=0，Q保持状态不变。
4013真值表
计数器在数字电路中，计数器应用非常广泛，它属于计数器件，不仅用于 记忆脉冲个数，也用于分频、定时、程序控制、逻辑控制等电路中、计数器品种较多，按计数单元更新状态的不同，分为同步计数器和异步计数器两大类。同步计数器各个计数单元电路共用一个时钟，它们的状态变化是同步进行的，因此它们具有工作频率高、时间延迟小等优点，但要求CP时钟脉冲的功率较大，电路较复杂、异步计数器各个计数单元不共用一个时钟，后级的时钟可以是前级的输出。因此，异步计数器的优缺点正好与同步计数器相反。计数器按计数形式可分为二进制、十进制、N进制、加/减计数器、可逆计数器等，这里我们介绍常用的十进制计数器4017（十进制计数/分频器）
4017芯片实物图
4017芯片内部共有一个计数器，如下图所示。
4017引脚功能排列示意图
4017芯片工作过程是：
RST=0、!EN=0时，计数脉冲从CP输入，在脉冲上升沿的作用下计数；
RST=0、CP=1时，计数脉冲从!EN输入，在脉冲下降沿的作用下计数；
RST=1时，无论CP、!EN为任何状态，均无条件复位，此时，Q0=1，CP=0，!EN=0，输出状态不变化。
4017每计数1次，Q0~Q9依次输出高电平，且每次只有1个Q端保持高电平，该高电平持续到下一个计数脉冲到来为止。Q0~Q9端的变化，相当于把计数脉冲依次从Q0移到Q9，因此，它们起到了脉冲分配和计数作用。在计数到第5个脉冲时，进位输出端CO由“1”变为“0”，待第10个计数脉冲来到时CO又由“0”变为“1”，即每计数10个脉冲，产生1个负跳变，由此可作为进位信号输出。
4017真值表
使用这四种芯片注意事项
使用“IC1A、IC1B...”的顺序为集成电路编号，“IC1”表示是一个集成电路，后面的字母“A、B...”表示这个集成电路内部相同功能部件的序号，如1颗4069集成电路内部就包含了六个相同功能的反相器，1颗4013集成电路内部就包含了两个相同功能的D触发器。在一些电路实验里中，集成电路内部未能用到的门电路或触发器，其输入端应接高电平或低电平，而不要悬空，否则可能会因为输入端的信号不确定而引入干扰，影响数字电路的工作稳定性，这在实验的装配图中也能看到，没有使用的门电路或触发器，其输入端都接在高电平或低电平上。
了解一下CMOS集成电路芯片的基本原理，积少成多，对学习数字逻辑电路有一定的帮助，建议小伙伴多看看，领悟之后可对相关电路进行学习正负电压转换电路项目。
,
