PCI-SIG在2019年6月开始PCIe 6.0相关工作,在经历了两年零四个月后,目前PCIe 6.0已经到了0.9版本,相当于最终草案阶段。PCI-SIG成员正在对技术进行内部审查,以确保其知识产权和专利。除非出现重大问题,否则不允许进行任何功能上的修改。这意味着相关的公司可以开始在产品中采用PCIe 6.0,以确保产品符合规范草案。

pcie4.0通道分配(6.0规范进入最终草案阶段)(1)

据了解,1.0版本将会在今年年底或明年初公布。

PCIe 6.0将把数据传输速率从PCIe 5.0的32 GT/s和PCIe 4.0的16 GT/s提高到每引脚64 GT/s,PCIe 6.0 ×16通道单向理论数据传输速度达到了128 GB/s(双向256 GB/s)。为了提高数据传输速率和带宽,新接口采用了四级脉冲振幅调制(PAM4)信令,这种信令也被用于像InfiniBand这种高端网络技术以及GDDR6X内存等地方。此外,PCIe 6.0还采用了低延迟前向纠错(FEC),以确保高效率运行。

pcie4.0通道分配(6.0规范进入最终草案阶段)(2)

就像PCI-SIG设计的其他规范一样,每个PCI Express规范都有五个主要的节点。

支持PCIe 6.0规范的产品并不会那么快上市,预计支持的平台产品将在2023年底或2024年的某个时候才上市。这个可以参考此前的PCIe 5.0规范,PCI-SIG在2019年5月底公布了PCIe 5.0规范的最终版本,实际上首批支持该技术的产品直到2021年底才出现。

,