本文主要基于i.MX6ULL核心板，分享详细软硬件规格资料、其中包括硬件资源、引脚说明、电气特性、机械尺寸、底板设计注意事项等，欢迎嵌入式选型用户点击查看。
创龙科技TLIMX6U-EVM是一款基于NXP i.MX 6ULL的ARM Cortex-A7高性能低功耗处理器设计的评估板，由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
评估板接口资源丰富，引出双路网口、双路RS485、双路CAN、三路USB、多路DI/DO、LCD等接口，板载WIFI、Bluetooth模块，支持LoRa、NB-IoT、Zigbee、4G模块，可选配外壳直接应用于工业现场。
硬件资源SOM-TLIMX6U核心板板载CPU、ROM、RAM、晶振、电源、LED等硬件资源，并通过邮票孔连接方式引出IO。
图 1 核心板硬件框图
图 2
图 3
CPU核心板CPU型号为MCIMX6Y2CVM08AB，MAPBGA封装，工作温度为-40°C~105°C，引脚数量为289个，尺寸为14mm*14mm。
图 4 NXP i.MX 6ULL处理器功能框图
ROM核心板通过GPMI总线连接NAND FLASH，采用8bit数据线，NAND FLASH型号兼容SkyHigh Memory公司的S34ML02G2(256MByte)和旺宏电子(Mxic)公司的MX30LF2G18AC(256MByte)。
核心板内部，eMMC与NAND FLASH在PCB板上使用叠封装形式，因此核心板可选贴eMMC。核心板通过uSDHC2(MMC2)总线连接eMMC，采用8bit数据线，eMMC型号兼容康盈(Kowin)公司的KAS0411D(4GByte)和SkyHigh Memory公司的S40FC004(4GByte)。
RAM核心板通过专用DRAM总线连接1片DDR3，采用16bit数据线。DDR3型号兼容南亚科技(Nanya)的NT5CC128M16JR(256MByte)、NT5CC256M16ER(512MByte)，支持DDR3-800工作模式(400MHz)。
晶振核心板采用一个工业级晶振(OSC)为CPU提供系统时钟源，时钟频率为24MHz，精度为±20ppm。
电源核心板采用分立电源供电设计，所选电源方案均满足工业级环境使用要求。电源系统设计满足CPU的供电和上电、掉电时序要求，采用5V直流电源供电。
LED核心板板载三个LED。其中LED0为电源指示灯，系统上电后默认会点亮。LED1和LED2为用户可编程指示灯，分别对应GPIO5_IO00和GPIO5_IO01两个引脚，高电平点亮。
图 5
图 6
外设资源核心板引出的主要外设资源及性能参数如下表所示。
表 1
|
外设资源 |
数量 |
性能参数 |
|
Display |
1 |
支持24-bit/18-bit/16-bit/8-bit并行显示； 显示时钟频率高达85MHz，分辨率高达WXGA(1366x768)； |
|
Camera(CSI) |
1 |
最高支持24-bit并行输入和133.3MHz像素时钟； 支持8-bit/16-bit/24-bit数据端口，用于YCbCr、YUV、RGB数据输入； 支持8-bit/10-bit/16-bit数据端口，用于Bayer数据输入； |
|
UART |
8 |
最高支持波特率为5.0Mbps； 支持RTS/CTS硬件流控制； |
|
FlexCAN |
2 |
支持CAN 2.0B规范，支持标准帧和扩展帧； |
|
SAI |
3 |
同步音频(Synchronous Audio Interface)接口； 支持具有帧同步的全双工串行接口，如I2S、AC97、TDM； |
|
ESAI |
1 |
全双工增强串行音频（Enhanced Serial Audio Interface）接口； 用于工业标准编解码器、SPDIF收发器等各种串行设备通信； |
|
SPI |
4 |
每路高达4个片选信号； 最高支持52Mb/s数据速率； |
|
I2C |
4 |
支持标准模式和快速模式； 标准模式最高支持100Kb/s传输速率； 快速模式最高支持400Kb/s传输速率； |
|
Ethernet |
2 |
采用RMII接口； 支持10/100M网口配置； 支持网络自适应； |
|
USB |
2 |
支持USB 2.0 OTG模式； 支持High-Speed/Full-Speed/Low-Speed模式； |
|
uSDHC |
1 |
支持1-bit/4-bit的SD和SDIO模式； 支持1-bit/4-bit/8-bit的MMC模式； 备注：核心板板载eMMC设备已使用uSDHC2，仅引出uSDHC1至邮票孔； |
|
PWM |
8 |
具有16-bit时基计数器； |
|
Watchdog |
3 |
支持时间设置范围为0.5s~128s； 时间分辨率为0.5s； |
|
EIM(External Interface Module) |
1 |
支持NOR FLASH、PSRAM、SRAM； 支持4个片选信号； 最高支持27bit地址线、16bit数据线； |
|
QSPI |
1 |
双通道QSPI，每通道包含4-bit数据线、2个外部片选信号； 支持单线、双线、四线模式； 最高支持100MHz工作频率； |
|
JTAG |
1 |
支持边界扫描； 支持IEEE 1149.1和IEEE 1149.6； |
|
Temperature Sensor |
1 |
传感分辨率为1摄氏度； |
|
ADC |
2 |
12-bit模数转换器(ADC)，最高支持10个输入通道； 采样频率高达1.4MSPS； 电压输入范围一般为0~3.3V； |
部分外设资源存在引脚复用情况，可在实际开发过程中使用产品资料“4-软件资料\Tools\Windows\”目录下的Config Tools for i.MX工具对外设资源进行合理分配。Config Tools for i.MX工具官方参考链接为：www.nxp.com/design/designs/config-tools-for-i-mx-applications-processors:CONFIG-TOOLS-IMX。
引脚排列核心板邮票孔引脚采用2x 30pin 2x 40pin，共140pin规格，引脚排列如下图所示。
图 7 核心板引脚排列示意图
电气特性工作环境表 9
|
环境参数 |
最小值 |
典型值 |
最大值 |
|
工作温度 |
-40°C |
/ |
85°C |
|
存储温度 |
-50°C |
/ |
90°C |
|
工作湿度 |
35%（无凝露） |
/ |
75%（无凝露） |
|
存储湿度 |
35%（无凝露） |
/ |
75%（无凝露） |
|
工作电压 |
/ |
5.0V |
/ |
表 10
|
工作状态 |
电压典型值 |
电流典型值 |
功耗典型值 |
|
空闲状态 |
5.0V |
0.073A |
0.365W |
|
满负荷状态 |
5.0V |
0.161A |
0.805W |
备注：功耗基于TLIMX6U-EVM评估板测得。功耗测试数据与具体应用场景有关，测试数据仅供参考。
空闲状态：系统启动，评估板不接入其他外接模块，不执行程序。
满负荷状态：系统启动，评估板不接入其他外接模块，运行DDR压力读写测试程序，ARM Cortex-A7核心使用率约为100%。
热成像图核心板未安装散热片与风扇，在常温环境、自然散热、满负荷状态下稳定工作10min后，测得热成像图如下所示。
备注：不同测试条件下结果会有所差异，数据仅供参考。
图 8
请参考如上测试结果，并根据实际情况合理选择散热方式。
机械尺寸核心板主要硬件相关参数如下所示，仅供参考。
表 11
|
重量 |
7.9g |
|
PCB尺寸 |
35mm*45mm |
|
PCB层数 |
8层 |
|
PCB板厚 |
1.6mm |
|
元器件最高高度 |
1.45mm |
图 9
元器件最高高度：指核心板最高元器件水平面与PCB正面水平面的高度差。核心板最高元器件为二极管(D1~D7)。
图 10
底板设计注意事项最小系统设计基于SOM-TLIMX6U核心板进行底板设计时，请务必满足最小系统设计要求，具体如下。
电源设计说明- VDD_5V_MAIN
VDD_5V_MAIN为核心板的主供电输入，以及为底板其它外设供电，电源功率建议参考评估板按最大2W进行设计。
图 11
VDD_5V_MAIN在核心板内部未预留总电源输入的储能大电容，底板设计时请参照评估底板原理图，在靠近邮票孔焊盘位置放置储能大电容。
图 12
VDD_3V3_SOM_OUT(VDD_3V3_SNVS)
VDD_3V3_SOM_OUT(VDD_3V3_SNVS)为BOOT MODE[1:0]信号的上拉配置电源，最大电流约为50mA，请勿用于其他负载供电。
图 13
VDD_ADJ_SOM_OUT(VDD_ADJ_NAND)
VDD_ADJ_SOM_OUT(VDD_ADJ_NAND)输出电压值可由核心板配置，最大输出电流约为50mA，请勿用于其他负载供电。当核心板为NAND FLASH版本时，输出电压值为3.3V；当核心板为eMMC版本时，输出电压值为1.8V。
图 14
图 15
VDD_3V3_MAIN
VDD_3V3_MAIN为评估底板外设接口电源。为使VDD_3V3_MAIN满足处理器的上电、掉电时序要求，推荐使用VDD_ADJ_SOM_OUT(VDD_ADJ_NAND)电源来控制VDD_3V3_MAIN的电源使能。
图 16
系统启动配置
由于BOOT SET引脚与LCD存在复用关系，若使用LCD外接设备，请保证CPU在上电初始化过程中BOOT SET引脚电平不受外接设备的影响，否则将会导致CPU无法正常启动。
核心板内部BOOT SET引脚均未设计上下拉电阻，需在底板设计启动配置电路。设计系统启动配置电路时，请参考评估底板BOOT SET部分电路进行相关设计。
图 17
图 18
系统复位信号P8/POR_IN/3V3
P8/POR_IN/3V3为核心板的上电复位输入引脚，默认情况请设计100K上拉电阻处理。
RESET_OUT/PU/3V3
RESET_OUT/PU/3V3为CPU的复位输入和核心板的复位输出引脚，核心板内部已设计1K上拉电阻，默认情况请悬空处理。对于有严格上电复位顺序的外设，需结合外设的上电和复位时序来使用RESET_OUT/PU/3V3。
R8/<ONOFF/SRC_RESET_B>/3V3
R8/<ONOFF/SRC_RESET_B>/3V3为CPU的开关机控制引脚，默认情况请悬空处理。
其他设计注意事项保留Micro SD接口评估底板通过uSDHC1总线引出Micro SD接口，主要用于调试过程中使用Linux系统启动卡来启动系统，或批量生产时可基于Micro SD卡快速固化系统，底板设计时建议保留此外设接口。
保留UART1接口评估底板将UART1_RXD和UART1_TXD引脚通过CH340T芯片引至Micro USB接口，作为系统调试串口使用，底板设计时建议保留UART1作为系统调试串口。
,
